# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09064321 A

(43) Date of publication of application: 07.03.97

(51) Int. CI

H01L 27/12 H01L 21/02

H01L 21/306 H01L 29/786 H01L 21/304 H01L 21/336

6,863,839

(21) Application number: 07254424

(22) Date of filing: 24.08.95

KOMATSU ELECTRON METALS CO LTD (71) Applicant:

YAMAMOTO HIROAKI NAKAYOSHI YUICHI ISHII AKIHIRO

(72) Inventor:

I

# (54) MANUFACTURE OF SOI SUBSTRATE

(57) Abstract:

manufacturing an SOI substrate wherein defects are not a peripheral part and manufacturing PROBLEM TO BE SOLVED: To provide a method of efficiency can be remarkably improved. present in


substrate 2, and a stuck wafer 4 is obtained. The surface of the active substrate 1 is grounded flat. The active substrate 1 is etched by using spin etching. A not-yet-bonded part of the periphery of the stuck wafer 4 is eliminated simultaneously with the thinning of the SOLUTION: An active substrate 1 is stuck on a support active substrate 1 by using a PACE working.


COPYRIGHT: (C)1997, JPO

単細な似て/ 海州単版[ / 一3番作業


3

-4路合せウェハ





Ŧ





(19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平9-64321

(43)公開日 平成9年(1997)3月7日


| 51) In:.Cl. ' | 識別記号                  | 庁内整理番号   | FΙ      |        |         |       |        | 技術表示箇所         |
|---------------|-----------------------|----------|---------|--------|---------|-------|--------|----------------|
| HOIL 27/12    |                       |          | H01L 2  | 27/12  |         |       | В      |                |
| 21/02         |                       |          | 2       | 21/02  |         |       | В      |                |
| 21/304        | 3 2 1                 |          | 2       | 21/304 |         | 3 2 1 | S      |                |
| 21/306        |                       |          | 2       | 1/306  |         |       | В      |                |
| 29/786        |                       |          | 2       | 9/78   |         | 627   | D      |                |
|               |                       | 審查請求     | 未請求     | 請求項    | 頁の数4    | 書面    | (全4頁)  | 最終頁に続く         |
| (21)出願番号      | <b>特願</b> 平 7 - 2 5 4 | 4 2 4    | (71)出   | 願人     | 0 0 0 1 | 8 4 7 | 1 3    |                |
|               |                       |          |         |        | コマツ電    | 子金属   | 株式会社   |                |
| (22) 出願日      | 平成7年(199              | 5) 8月24日 |         |        | 神奈川県    | 平塚市   | 四之宮26  | 1 2 番地         |
|               |                       |          | (72)発目  | 明者     | 中吉 雄    | _     |        |                |
|               |                       |          |         |        | 宮崎県宮    | 崎郡凊:  | 武町大字木原 | 原1112番地        |
|               |                       |          |         |        | 九州コ     | マツ電   | 子株式会社区 | 勺              |
|               |                       |          | (72)発用  | 明者     | 石井 明    | 洋     |        |                |
|               |                       |          |         |        | 宮崎県宮    | 崎郡清:  | 武町大字木原 | 原1112番地        |
|               |                       |          |         |        | 九州コ     | マツ電   | 子株式会社内 | 勺              |
|               |                       |          | (72)発 € | 明者     | 山本 博    | 昭     |        |                |
|               |                       |          |         |        | 宮崎県宮    | 崎郡清:  | 武町大字木原 | <b>頁1112番地</b> |
|               |                       |          |         |        | 九州口     | マツ電   | 子株式会社内 | 4              |
|               |                       |          | (74)代理  | 理 人    | 弁理士     | 循藤    | 彰      |                |

### (54) 【発明の名称】SOI基板の製造方法

### (57)【要約】

【課題】 周縁部の欠陥がなく、且つ製造効率を著しく 向上させることができるSOI基板の製造方法を提供す る。

【解決手段】 活性基板1と支持基板2を貼り合わせ貼合せウェハ4を得る。活性基板1を平面研削する。スピンエッチングにより活性基板1をエッチングする。PACE加工により活性基板1を薄膜化と当時に、貼台せウェハ4の周縁部の末接着部分を除去する。



【特許請求の範囲】

【請求項1】 活性基板となる半導体ウェハと支持基板 となる半導体ウェハを貼り合わせた貼台せウェハを、P ACE加工することにより活性基板を薄膜化して得られ るSOI基板の製造方法において、貼合せウェム周縁部 の未接着部分の除去をPACE加工により行うことを特 徴とするS○Ⅰ基板の製造方法。

【請求項2】 次の工程からなることを特徴とするSO I基板の製造方法。

- 導体ウェハを貼り合わせて貼合せウェハを得る貼り合わ せ工程。
- (2) 貼台せウェハの活性基板を平面研削する平面研削 工程,
- (3) 平面研削された活性基板をスピンエッチングによ りエッチングするエッチング工程。
- (4) エッチングされた活性基板をPACE加工により 薄膜化すると同時に、周縁部の未接着部分を除去するP ACE加工工程。

であることを特徴とする請求項2記載のSOI基板の製 造方法。

【請求項4】 混酸が、フッ酸、硝酸、正リン酸及び硫 酸からなることを特徴とする請求項3記載のSOI基板 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、活性基板となる半 導体ウェハと支持基板となる半導体ウェハを貼り合わせ た貼台せウェハを、PACE加工することにより活性基 30 板を薄膜化して得られるSOI基板の製造方法に関する ものである。

【0002】近年、半導体ウェハは、集積回路の高速化 のためにSOI基板の需要が高まりつつある。特に、そ の高速化をさらに向上させる目的で活性基板を薄膜化さ せたSOI基板が多く用いられるようになってきてい る。この活性基板を薄膜化させたSOI基板は、従来、 次の工程で製造される。

- (1)活性基板11となる半導体ウェハと支持基板12 となる半導体ウェハを貼り合わせて貼合せウェハ14を「40」合せウェハ4を得る。 得る〔図2 (a) 参照〕。
- (2) 貼台せウェハ14の活性基板11の周縁部をし字 面取りする〔図2(b)参照〕。
- (3) し字面取りされた貼合せウェハ14をアルカリエ ッチングし、周囲の酸化膜13と周縁部の主接着部分を 除去する〔回じ(こ)参照)。
- (4) アルカリエッチングされた貼台せウェハ14の活 性基板 1 1 を平面研削し、厚みを減ずる(図 2 d) 参
- 15、 平面研削された活性基拠11を研磨し、更に厚み 150 せウェバ4 の周縁部の未接着部分を除去する。

を減ずる (図2 (e) 参照)。

(6)研磨された活性基板11をPACE加工により薄 膜化する〔図2(f)参照〕。

[(0,0,0,3]

【発明が解決しようとする課題】しかしながら、上記し た製造方法によるとエッチングレートのコントロールが 難しく、周縁部の欠陥が発生しやすいという問題があっ た。また、L字面取り及びアルカリエッチングといった リードタイムの長い工程があるため、その製造数には限 (1) 活性基板となる半導体ウェハと支持基板となる半 10 界があり、効率が悪いという問題があった。本発明は、 上記問題に鑑みなされたもので、周縁部の欠陥がなく、 且つ製造効率を著しく向上させることができるSOI基 板の製造方法を提供することを目的とするものである。 [0004]

【課題を解决するための手段】このため本発明では、活 性基板となる半導体ウェハと支持基板となる半導体ウェ ハを貼り合わせた貼台せウェハを、PACE加工するこ とにより活性基板を薄膜化して得られるSOI基板の製 造方法において、貼台せウェハ周縁部の未接着部分の除 【請求項3】 スピンエッチングのエッチング液が混酸 20 去をPACE加工により行うようにしたものである。ま た、SOI基板の製造方法を、活性基板となる半導体ウ エハと支持基板となる半導体ウェハを貼り合わせて貼合 せウェハを得、貼合せウェハの活性基板を平面研削し、 平面研削された活性基板をスピンエッチングによりエッ チングし、エッチングされた活性基板をPACE加工に より薄膜化すると同時に、周縁部の未接着部分を除去す るようにしたものである。

[0005]

【発明の実施の形態】次に、本発明に係るSOI基板の 製造方法の各実施例を図面に基づき説明する。図1は本 発明に係るSOI基板の製造方法の各工程における貼台 せウェハを示す部分側断面図、図2は従来技術のS○Ⅰ 基板の製造方法の各工程における貼台せウェハを示す側 断面図である。

【0006】まず、本発明に係るSOI基板の製造方法 について説明する。

- (1) 図1 (a) に示すように、従来技術と同様に活性 基板1となる半導体ウェハと支持基板2となる半導体ウ エハを貼り合わせ、その周囲に酸化膜3を形成させた貼
- (2) 図1 (b) に示すように、活性基板1を平面研削 し、その厚さが15μm程度になるまで厚さを減ずる。 (3) 図1 (c) に示すように、さらにスピンエッチン グにより厚さが3μm程度になるまで活性基板1をエッ チングする。
- (4) 図1 (d) に言すように、厚さが0. 1~0. 2 μmになるまでPACE加工により活性基板1を薄膜化 する。この際、PACE加工のプログラムを活性基板1 の周縁部を除去するように設定し、薄膜化と同時に貼台

3

【0007】スピンエッチングに使用されるエッチング 液は、エッチングレート及び加工ムラを防止する理由か ら混酸が好適であり、例えば、フッ酸、硝酸、正リン酸 及び硫酸の混合液などがある。

【0008】この製造方法によれば、従来技術の製造方法にあったL字面取り及びアルカリエッチングといった工程を省くことができ、これにより製造時間を大幅に減らすことができる。また、スピンエッチングは従来技術

の研磨に比し、リードタイムが少ないため、より製造効率が向上できる。

### [0009]

【実施例】次に、本発明に係る具体的実施例を示す。表 1 は、本発明の製造方法と従来技術の製造方法との製造 効率における違いを示す表である。

### 【麦1】

### SOI基板1,000枚当たりの加工時間

| 製造方法      | 加工時間   |          |  |  |  |  |
|-----------|--------|----------|--|--|--|--|
| 工程        | 従来技術   | 本発明      |  |  |  |  |
| L字面取り     | 128時間  |          |  |  |  |  |
| アルカリエッチング | 7 0 時間 |          |  |  |  |  |
| 平面研削      | 5 0 時間 | 5 0 時間   |  |  |  |  |
| 新磨        | 250時間  |          |  |  |  |  |
| スピンエッチング  |        | 4 2 時間   |  |  |  |  |
| PACE加工    | 8 4 時間 | 1 1 7 時間 |  |  |  |  |
| 合計        | 582時間  | 209時間    |  |  |  |  |

この表1からわかるように、SOI基板1000枚を生産するにあたり、およそ582時間かかっていたものが、本発明の製造方法によると、およそ3分の1のわずか209時間しかかからず、大幅な効率の向上が見られる。

### [0010]

【発明の効果】本発明では以上のように構成したので、 従来技術より加工工程を減らすことができ、これにより 製造効率を大幅に向上できるという優れた効果がある。 また、貼台せウェハ周縁部の未接着部分の除去をPAC E加工により行うため、従来技術のエッチングでは発生 しやすかった周縁部の欠損を少なくすることができると いう優れた効果がある。

【図面の簡単な説明】

【図1】本発明に係るSOI基板の製造方法の各工程に おける貼台せウェハを示す部分側断面図ある。

【図2】従来技術のSOI基板の製造方法の各工程における貼台せウェハを示す側断面図ある。

### 【符号の説明】

- 40 1 活性基板
  - 2 支持基板
  - 3 酸化膜
  - 4 貼合せウェハ
  - 11 活性基板
  - 12 支持基板
  - 1 3 酸化膜
  - 1.4 貼合せウェハ



【図1】



特開平9-64321

[図2]

(a) (b) (c) (c) (d)

フロントページの続き

21/336

技術表示箇所